FEEC/CG - Caderno de Horário (Oferecimento de Disciplinas)

FEEC/CG - Caderno de Horário (Oferecimento de Disciplinas) - CG

Lista Caderno Horario | Tabela de Horarios

Detalhes da Disciplina Oferecida [ID: 669]

Caderno Horário:

EG921 - Tecnologia de Circuitos Integrados

Turma: A - Período: 2/2026 - Tipo Período: 2o. semestre - Disciplina: Eletiva 4 créditos. - Idioma: Português

Acompanha Pós: IE521 - Tecnologia de Circuitos Integrados

Tema:

Ementa: Tecnologias versões NMOS e CMOS. Teoria e simulação TCAD dos processos de epitaxia, oxidação, difusão, processos com plasma, implantação de íons, fotolitografia, entre outros. Simulação TCAD de transistores MOS.

Conteúdo Programático: 1.Evolução da Microeletrônica 2a. Processo nMOS – porta Si-poli 2b. Processo MOS – porta Al 3b. Tecnologia CMOS em Si 4. Conceitos de cristalografia 5. Obtenção de cristais de Si e de lâminas 6. Crescimento Epitaxial 7.Oxidação Térmica 7.Oxidação Térmica Modelos de transistores MOS + 3a. Escalamento MOS 3a. Escalamento MOS Simulação & exercício software TCAD 8. Difusão de dopantes 9.Implantação Iônica 10. Deposição de Filmes Finos por CVD 11.Deposição de Filmes Finos por PVD 12. Física de Plasma 13. Corrosão por Plasma/Fotolitografia 14. Processos Úmidos e Limpeza 15. Tecnologia “Back-End”

Plano de Desenvolvimento:

Conforme IN CCG nº 02/2025 - Cláusula de Honestidade e Lisura Acadêmica

Todas as atividades relacionadas às disciplinas devem ser realizadas em conformidade com as orientações fornecidas pelos docentes e com o devido rigor ético.

Caso o(a) docente responsável, no exercício de sua liberdade de cátedra, forme convicção acerca da ausência de lisura ou de condições adequadas para a realização da atividade avaliativa, poderá atribuir nota zero, seja para a atividade única ou, conforme o caso, para o conjunto de atividades do semestre. A ocorrência deverá ser fundamentada e comunicada à Coordenação de Curso de Graduação, podendo o(a) estudante estar sujeito a processo administrativo.

Bibliografia: i) A. B. Glaser, G. E. Subak: Integrated Circuit Engineering design, fabrication and applicátions; Sharpe Addison Wesley Publishing Co., 1977; ii) S. Wolf and R. N. Tauber; Silicon Processing for the VLSI Era, Vol.1 – Process Technology, Lattice Press, 1986; iii) J. D. Plummer, M. D. Deal and P. B. Griffin; Silicon VLSI Technology – Fundamentals, Practice and Modeling; Prentice Hall, 2000.

Critério de Avaliação: Média aritmética de três provas escritas + 1 lista de exercícios de simulações de transistores.

Bibliografia complementar: n/a

Mais informações:

Docente(s):

José Alexandre Diniz ( Matrícula: 283924 - e-mail: jadiniz@unicamp.br - Ramal: )
Leandro Tiago Manera ( Matrícula: 299446 - e-mail: manera@dsif.fee.unicamp.br - Ramal: )
Marcos Vinicius Puydinger dos Santos ( Matrícula: 321546 - e-mail: mpuyding@unicamp.br - Ramal: )

Horário(s):

terça-feira das 10:00 às 12:00
quinta-feira das 10:00 às 12:00

Sala(s):

FE21

Turma(s):